Dr. José Luis Pizano Escalante

Doctor en Ciencias en la especialidad de Ingeniería Eléctrica (Centro de Investigación y de Estudios Avanzados del IPN, Unidad Guadalajara); maestro en Ciencias en la especialidad de Ingeniería Eléctrica (Centro de Investigación y de Estudios Avanzados del IPN, Unidad Guadalajara); licenciado en Ingeniería en Comunicaciones y Electrónica (Universidad de Guadalajara).

En ITESO, coordinador de Ingeniería en Sistemas ITESO Digitales Embebidos (2021-a la fecha); coordinador de Ingeniería Electrónica (2017-a la fecha).
Líder técnico TRR (2014-2017).
En INTEL, ingeniero de Diseño (2007-2010).

Líneas de investigación:

• Diseño de Dispositivos, Circuitos y Sistemas Electrónicos
• Diseño de Microprocesadores
• Diseño de Aceleradores en Hardware, Sistemas de Comunicaciones Digitales

Proyectos:
•    RODRÍGUEZ VÍCTOR BAHENA. Tesis de Doctorado, asesor José Luis Pizano Escalante, co-asesor: Omar-Longoria, ITESO.
•    BUCIO MACIAS, Miguel Ángel. Tesis de maestría, asesor José Luis Pizano Escalante, co-asesor: Omar Longoria, ITESO.
•    ALFARO GÓMEZ, Ricardo Alfonso. Tesis de maestría, asesor José Luis Pizano Escalante, co-asesor: Omar-Longoria ITESO.

Proyectos, informes y trabajos publicados en el Repositorio Institucional del ITESO:
•    AGUILERA-GALICIA, Cuauhtémoc R. “Diseño e implementación de unidades de raíz cuadrada inversa en tecnología asic digital para aplicaciones embebidas de baja potencia”. https://rei.iteso.mx/handle/11117/5844?show=full
•    RAMOS-CONTRERAS, Ricardo; DÁVILA-VELARDE, René S. “Configurable/adaptive digital FIR filter”. https://rei.iteso.mx/handle/11117/6176?show=full
•    ROBLES-MARTINEZ, César C. “Low-Cost CAN Protocol Logic Analyzer”, https://rei.iteso.mx/items/cadcfe26-d403-4e80-8d39-cf2595619f6c

Artículos de revista:
•    ALDANA-LÓPEZ, R.; VALENCIA-VELASCO, J.; LONGORIA-GANDARA, O.; VÁZQUEZ-CASTILLO, J.; PIZANO-ESCALANTE, L. “Efficient Optimal Linear Estimation for CPM: An Information Fusion Approach”, in IEEE Internet of Things Journal, vol. 11, no. 5, pp. 8427-8439, 1 March1, 2024, doi: 10.1109/JIOT.2023.3320518.
•    Baungarten-Leon, E.I.; Ortega-Cisneros, S.; Jaramillo-Toral, U.; Rodriguez-Navarrete, F.J.; Pizano-Escalante, L.; Panduro, J.R.R. “Vector Accelerator Unit for Caravel”, in IEEE Embedded Systems Letters, vol. 16, no. 1, pp. 73-76, March 2024, doi: 10.1109/LES.2023.3267341.
•    DAVILA-VELARDE, R.; RAMOS-CONTRERAS, R.; PIZANO-ESCALANTE, L.; LONGORIA-GANDARA, O.; AGUILERA-GALICIA, C. “Application-Specific Integrated Circuit of an Inter-IC Sound Digital Filter for Audio Systems”. Appl. Sci. 2023, 13, 8182. https://doi.org/10.3390/app13148182
•    Baungarten-Leon, E.I.; Ortega-Cisneros, S.; Jaramillo-Toral, U.; Rodriguez-Navarrete, F.J.; Pizano-Escalante, L.; Panduro, J.R.R. “Vector Accelerator Unit for Caravel”, in IEEE Embedded Systems Letters, vol. 16, no. 1, pp. 73-76, March 2024, doi: 10.1109/LES.2023.3267341.
•    RAMÍREZ-PÉREZ, A.; ALDANA-LÓPEZ, R.; LONGORIA-GANDARA, O.; VALENCIA-VELASCO, J.; PIZANO-ESCALANTE, L.; PARRA-MICHEL, R. “Modular Arithmetic CPM for SDR Platforms”, in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 4, pp. 2111-2115, April 2022, doi: 10.1109/TCSII.2022.3143762.
•    VALENCIA-VELASCO, J.; LONGORIA-GANDARA, O.; ALDANA-LOPEZ, R.; PIZANO-ESCALANTE, L. “Low-Complexity Maximum-Likelihood Detector for IoT BLE Devices”, in IEEE Internet of Things Journal, vol. 7, no. 6, pp. 4737-4745, June 2020, doi: 10.1109/JIOT.2020.2966988.
•    LOPEZ, I.; PIZANO-ESCALANTE, L.; CORTEZ, J.; LONGORIA-GANDARA, O.; GARCIA, A. “Fast Scalable Architecture of a Near-ML Detector for a MIMO-QSM Receiver”. Electronics 2019, 8, 1509. https://doi.org/10.3390/electronics8121509
•    MENDOZA, I.L.; PIZANO ESCALANTE, J.L.; GONZÁLEZ, J.C.; LONGORIA GÁNDARA, O.H. “Implementation of a parameterizable sorting network for spatial modulation detection on FPGA”, 2019 IEEE Colombian Conference on Communications and Computing (COLCOM), Barranquilla, Colombia, 2019, pp. 1-6, doi: 10.1109/ColComCon.2019.8809112. 
•    PIZANO-ESCALANTE, L.; LONGORIA-GANDARA, O.; PARRA-MICHEL, R.; PEÑA-CAMPOS, F. “Simulation Model to Predict BER Based on S-Parameters of High-Speed Interconnects”, in IEEE Design & Test, vol. 36, no. 1, pp. 31-39, Feb. 2019, doi: 10.1109/MDAT.2018.2865455.
•    PIZANO-ESCALANTE, L.; PARRA-MICHEL, R.; VÁZQUEZ CASTILLO, J.; LONGORIA-GANDARA, O. “Fast bit-accurate reciprocal square root”, Microprocessors and Microsystems, Volume 39, Issue 2, 2015, Pages 74-82, ISSN 0141-9331, https://doi.org/10.1016/j.micpro.2015.01.008. (https://www.sciencedirect.com/science/article/pii/S0141933115000095)
•    PIZANO-ESCALANTE, L.; LONGORIA-GANDARA, O.; PARRA-MICHEL, R.; NAREDO, J.L. “Crosstalk Cancellation on High-Speed Interconnects Through a MIMO Linear Precoding”, in IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 11, pp. 3860-3871, Nov. 2013, doi: 10.1109/TMTT.2013.2283845.

•    Miembro del Institute of Electrical and Electronics Engineers (IEEE)

Edificio T, tercer nivel, cubículo 306
Teléfono: 3336693434 ext. 3092
Correo electrónico: luispizano@iteso.mx